以下页码对照与中文版第二版:

7页,以下是错误的句子:注意,在与非门中,所有的PMOS晶体管为了使它们的输出值变高,其门值必须是逻辑0

正确的说法:注意,一个与非门为了使之输出高电平,一个或者更多的PMOS晶体管的门极逻辑为0

84页,在中间处的process里有一个敏感表和一个等待(wait)语句,这个是错误的。应该删除敏感表。同时,等待语句遗漏了分号。两处错误在可下载的例子中已经被纠正。

VHDL 2002

在本书出版的时候,还没有可以使用的VHDL 2002 编译器。因此,在250-2页和287-292页中使用的VHDL 2002代码不可能被完全核对。ModelSim 6.0发布于20048月同时支持VHDL 2002。作者已经使用编译器核对那些例子,不可避免的发现了一些错误。

251页。包裹声明应该包括对negexp的函数声明-291页。

注意在252页和291页中对于negexp函数体也应该声明为impure。函数rand被声明了2次,分别在包裹的头和protected type声明。后者是错误的,应该被删除。set_seed过程应该,无论如何,被声明成protected type

252页,保护体定义的结束行应改为:end protected body pseed;

288页,倒数第10行。在第二个FALSE的后面应该有一个逗号。如:FALSE, FALSE,

这些错误在可下载的例子中已经被纠正。